XILINX 63234 END FPGA Distribyutoru

Vacib Qeyd: Cavab qeydinin bu endirilə bilən PDF-si onun istifadəliliyini və oxunmasını artırmaq üçün təqdim edilmişdir. Cavab qeydlərinin olduğunu qeyd etmək vacibdir Webyeni məlumatlar əldə olunduqca tez-tez yenilənən əsaslı məzmun. Xilinx Texniki Dəstəyi ilə əlaqə saxlamağınız xatırladılır Websayt və yenidənview (Xilinx Cavab 63234) bu Cavabın ən son versiyası üçün.

Giriş

DDR2 və DDR3 yaddaşlarının arxitekturasına və MIG 7 seriyalı nəzarətçinin dizaynına görə performans sadə deyil. Bu, müxtəlif Jedec Zamanlama parametrləri və nəzarətçi Arxitekturasının başa düşülməsini tələb edir və siz təxminləri əldə etmək üçün simulyasiyalar işlətməlisiniz. Performansın müəyyən edilməsi üçün ümumi prinsip eynidir, lakin bu sənəd MIG ex istifadə edərək səmərəliliyi əldə etməyin asan yolunu təqdim ediramptest skamyasının və stimulun köməyi ilə dizayn edin filebura əlavə olunub.

Effektiv bant genişliyi
DRAM məlumat avtobusu yalnız oxuma və yazma partlayışları zamanı ən yüksək bant genişliyinə nail olur və onun yükü effektiv məlumat sürətini azaldır.

Bir neçə keçmişampyerüstü les var

• eyni bankdakı sətirlərə daxil olmaq üçün əvvəlcədən doldurma vaxtı (Giriş ünvanı eyni sətir səhifəsində deyil)
• yazmadan oxumağa girişə keçmək üçün bərpa müddətini yaz
• oxumaqdan yazmağa girişə keçmək üçün avtobusun işləmə müddəti

Məlumatların ötürülməsi saat dövrləri

• Səmərəlilik (%) = ———————————————-

Ümumi saat dövrləri
Effektiv Bandwidth = Peak Bandwidth * Effektivlik

MIG Dizayn Nəsil

• MIG IP və keçmiş haqqında addım-addım təfərrüatlar üçün UG586 Fəsil 1-ə baxınampdizayn nəsli.
• MIG 7 Series performans simulyasiyasını işə salmazdan əvvəl simulyasiya mühitinizin yaxşı olduğundan əmin olmaq üçün aşağıdakıları edin.
• MIG ex açınampMüvafiq kitabxanaları dizayn edin və xəritələşdirin, simulyasiyanı işə salın və transkriptdə “testdən keçdi” mesajını görə bildiyinizə əmin olun.
• Axını nümayiş etdirmək üçün mən xc7vx690tffg1761-2 üçün MIG IP yaratdım və köhnəni çağırdım.ample dizayn.
• Qeyd edilməli olan iki şey yaddaş ünvanı bitləri və yaddaş ünvanının xəritələşdirilməsi seçimidir.
• məsələnample, mən yaddaş hissəsi açılan seçimləri altında MT41J128M8XX-125 seçdim.

Şəkil-1-dən seçilmiş yaddaş hissəsi üçün sətir = 14, sütun = 10 və bank = 3, buna görə də app_addr_width = sətir + sütun + bank + dərəcə = 28

Siz ya BANK_ROW_COLUMN, ya da ROW BANK_COLUMN seçə bilərsiniz.
Mən standart ünvan xəritələşdirilməsi olan ROW BANK Sütununu tərk etdim.

Example dizayn sintez edilə bilən test dəzgahı ilə simulyasiya

• Simulyasiya parametrləri altında, QuestaSim/ModelSim Simulator seçin və tərtib edilmiş kitabxanaların yerləşdiyi yerə baxın.
• Üçüncü tərəf alətlərinin quraşdırma yoluna işarə etmək, hədəf simulyatoru seçmək və kitabxanaların tərtib edilməsi və xəritələşdirilməsi ilə bağlı təfərrüatlar üçün (UG900) Vivado Design Suite İstifadəçi Təlimatının Məntiq Simulyasiyasına müraciət edə bilərsiniz.

GUI-ni simulyasiya edin (layihə menecerində Simulyasiyanı İşlətmə nişanına klikləyin) və transkriptdə “testdən keçdi” mesajını gördüyünüzə əmin olun.

Performans Simulyasiyası RTL modifikasiyaları

1. Mənbələr sekmesini sağ klikləyin, “simulyasiya mənbələri əlavə edin və ya yaradın” seçin, mig7_perfsim_traffic_generator.sv ünvanına keçin. file və əlavə etmək üçün bitirmək üzərinə klikləyin.
2. Mənbələr sekmesini sağ klikləyin, “simulyasiya mənbələri əlavə edin və ya yaradın” seçin, perfsim_stimulus.txt ünvanına keçin və onu əlavə etməyi bitirmək düyməsini basın.
3. Keçmişi şərh edinampsim_tb_top.v-də le_top nümunəsi file.
4. Aşağıdakı RTL sətirlərini sim_tb_top,v-ə əlavə edin
5. Yaddaş hissəsi seçiminizə uyğun olaraq APP_ADDR_WIDTH, APP_DATA_WIDTH, RANK_WIDTH, H və BANK_WIDTH-ni dəyişdirin. Dəyərləri _mig.v-dən əldə etmək olar file.
6. Sarı ilə vurğulanmış nümunə adı mig_7series_0_mig IP yaradılması zamanı komponent adınıza görə dəyişə bilər.n, Fərqli ad seçdiyinizi yoxlayın və müvafiq olaraq dəyişdirin.
7. IP yaradıldıqdan sonra _mig.v açın file və LHS siqnal adlarında hər hansı dəyişikliyi yoxlayın və onları düzəldin.
8. app_sr_req, app_ref_req və app_zq_req 0-a başlamalıdır.
9. Əvvəlki kimiample_top.v şərh edilib və yenidir files əlavə olunduqda, yəqin ki, “?” görəcəksiniz. mig_7series_0_mig.v yanında file simulyasiya mənbələri altında.
10. Düzgün xəritə üçün file, mig_7series_0_mig.v üzərinə sağ klikləyin, “Mənbə əlavə et” seçin, /mig_7series_0_example.srcs/sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl və mig_7series_0_mig_sim.v əlavə edin file.
11. Əgər "?" əsas üçün files, bütün RTL əlavə edin files clocking, controller, ip_top,phy və UI qovluqlarında.
12. RTL dəyişiklikləri və bütün lazımi dəyişikliklər edildikdən sonra files Simulyasiya Mənbələrinizə əlavə olunarsa, iyerarxiya Şəkil 5-ə bənzəməlidir.
13. The fileqırmızı ilə vurğulananlar yeni əlavə edilir və “?” ECC ilə əlaqəli modullarda gözlənilir, çünki seçilmiş yaddaş konfiqurasiyası ECC seçimini deaktiv edib.

Stimul File Təsvir

Hər bir stimul nümunəsi 48 bitdir və format Şəkil 6-1-dən 6-4-ə qədər təsvir edilmişdir.

Ünvan Kodlaması (Ünvan [35:0])
Ünvan Şəkil 7-1-dən Şəkil 7-6-ya uyğun olaraq stimulda kodlanır. Bütün ünvan sahələri onaltılıq formatda daxil edilməlidir.

Bütün ünvan sahələri onaltılıq formata daxil olmaq üçün dördə bölünə bilən genişlikdir. Test dəzgahı yalnız ünvan sahəsinin tələb olunan bitlərini Yaddaş Nəzarətçisinə göndərir. məsələnample, səkkiz bank konfiqurasiyasında yalnız bank Bitləri [2:0] Yaddaş Nəzarətçisinə göndərilir və qalan bitlər nəzərə alınmır. Ünvan sahəsi üçün əlavə bitlər ünvanı onaltılıq formatda daxil etməyiniz üçün verilir. Daxil edilmiş dəyərin verilmiş konfiqurasiyanın eninə uyğun olduğunu təsdiq etməlisiniz.

• Sütun Ünvanı (Sütun[11:0]) – Stimulda Sütun Ünvanı maksimum 12 bit təmin edilir, lakin siz bunu dizaynınızda təyin edilmiş sütun eni parametrinə əsasən həll etməlisiniz.
• Sıra Ünvanı (Sıra[15:0]) – Stimulda sətir ünvanı maksimum 16 bit təmin edilir, lakin siz ünvanlamalısınız
• Bu, dizaynınızda təyin edilmiş sıra eni parametrinə əsaslanır.
• Bank Ünvanı (Bank[3:0]) – Stimulda Bank ünvanı maksimum dörd bit üçün verilir, lakin siz bunu dizaynınızda müəyyən edilmiş bank eni parametrinə əsasən həll etməlisiniz.
• Rank Address (Rank[3:0]) – Stimulda dərəcə ünvanı maksimum dörd bitlə təmin edilir, lakin siz bunu dizaynınızda təyin edilmiş dərəcə eni parametrinə əsasən həll etməlisiniz.
• Ünvan yuxarı səviyyəli MEM_ADDR_ORDER parametrinə əsasən yığılır və istifadəçi interfeysinə göndərilir.

Komandanın təkrarı (Command Repeat [7:0])

• Komandanın təkrar sayı müvafiq əmrin İstifadəçi İnterfeysində təkrarlanma sayıdır. Hər təkrar üçün ünvan 8 artır. Maksimum təkrar sayı 128-dir.
• Test dəzgahı sütun sərhədini yoxlamır və artımlar zamanı maksimum sütun həddinə çatdıqda ətrafa sarılır.
• 128 Əmr səhifəni doldurur. 0-dan başqa istənilən sütun ünvanı üçün 128-in təkrar sayı kəsişməklə bitir.
• Sütun sərhədi sütun ünvanının başlanğıcına qədər sarılır.

Avtobus İstifadəsi

Avtobusdan istifadə istifadəçi interfeysində Oxuma və yazmaların ümumi sayını nəzərə alaraq hesablanır və aşağıdakı tənlikdən istifadə olunur:

• BL8 dörd yaddaş saatı dövrü alır
• Stimulun_sonu bütün əmrlərin yerinə yetirildiyi vaxtdır.
• calib_done kalibrləmənin tamamlandığı vaxtdır.

Example Naxışlar
Bunlar keçmişamples BANK_ROW_COLUMN olaraq təyin edilmiş MEM_ADDR_ORDER-ə əsaslanır.

Tək Oxuma Nümunəsi
00_0_2_000F_00A_1 – Bu nümunə 10-cu sütundan, 15-ci sıradan və ikinci bankdan bir oxunuşdur.

Tək Yazma Modeli
00_0_1_0040_010_0 – Bu nümunə 32-ci sütuna, 128-ci sıraya və birinci sıraya tək yazıdır.

Eyni ünvana tək yazın və oxuyun

• 00_0_2_000F_00A_0 – Bu nümunə 10-cu sütuna, 15-ci sıraya və ikinci sıraya tək yazıdır.
• 00_0_2_000F_00A_1 – Bu nümunə 10-cu sütundan, 15-ci sıradan və ikinci sıradan bir oxunuşdur

Eyni ünvanla birdən çox yazır və oxuyur

• 0A_0_0_0010_000_0 – Bu, sütunda görünə bilən 10-dan 0-ə qədər ünvanları olan 80 yazıya uyğundur.
• 0A_0_0_0010_000_1 – Bu, sütunda görünə bilən 10-dan 0-a qədər ünvanla başlayan 8,0 oxuna uyğundur.

Yazı zamanı səhifənin sarılması
0A_0_2_000F_3F8_0 – Bu, bir yazıdan sonra səhifənin başlanğıcına bükülmüş sütun ünvanı ilə 10 yazıya uyğundur.

Performans Trafik Generatorunun simulyasiyası
Bu nöqtədə keçmiş MIG ilə işiniz bitdiampdizayn simulyasiyası. Bu o deməkdir ki, simulyasiya quraşdırmanız hazırdır, siz performans simulyasiyası RTL modifikasiyalarını etmisiniz, yeni simulyasiya iyerarxiyası düzgündür və siz stimullaşdırma nümunələrini başa düşmüsünüz. Perfsim_stimulus.txt-də 16 yazma və oxuma ilə simulyasiyanı bir daha işə salın.

• Hamısını işə salın, init_calib_complete siqnalı təsdiqlənənə qədər gözləyin və siz təklif olunan yazı və oxunma sayını görə biləcəksiniz. Bundan sonra simulyasiya dayanacaq.
• Simulyasiyadan çıxmağınız xahiş edildikdə, Xeyr seçin və performans statistikasını görə biləcəyiniz transkript pəncərəsinə keçin.
• Əgər “simulyasiyadan çıxın” seçimini etsəniz, performans statistikası a ünvanına yazılacaq file mig_band_width_output.txt adlı sim_1/behave qovluğunda yerləşir.
• Example kataloq yolu: - /mig_7series_0_example_perf_sim\mig_7series_0_example.sim/sim_1/behav

Niyə faizlə maraqlana bilərsiniztage avtobusdan istifadə cəmi 29-dur. Eyni IP parametrləri ilə simulyasiyanı təkrar işə salın, ancaq stimulu dəyişdirin file 256 yazı və 256 oxunuş

• ff_0_0_0000_000_0
• ff_0_0_0000_000_1

İndi faizi görəcəksiniztage kimi 85, bu o deməkdir ki, DDR3 uzun ardıcıllıqla yazı və oxunuşlar üçün daha yaxşı avtobus istifadəsini təklif edir.

Performansı yaxşılaşdırmağın ümumi yolları
Səmərəliliyə təsir edən amilləri iki hissəyə bölmək olar:

1. Yaddaş Xüsusi
2. Nəzarətçi Xüsusi

Şəkil 9 sizə bir başa verirview yaddaşa xas olan terminlərdən.
SRAM və Blok Yaddaşlarından fərqli olaraq, DDR2 və ya DDR3 performansı təkcə maksimum məlumat sürəti deyil.

Bu, bir çox vaxt amillərindən asılıdır, o cümlədən:

• tRCD: Sıra Əmr Gecikməsi (və ya gecikmə ilə).
• tCAS(CL): Sütun ünvanı strobe gecikmə.
• tRP: Sıra əvvəlcədən doldurma gecikməsi.
• tRAS: Sıra Aktiv Vaxt (əvvəlcədən dəyişdirmək üçün aktivləşdirin).
• tRC: Sıra dövrü vaxtı. tRC = tRAS + tRP
• tRAC: Təsadüfi giriş gecikməsi. tRAC = tRCD + tCAS
• tCWLCASyazma gecikməsidir.
• tZQ: ZQ kalibrləmə vaxtı.
• tRFC: Sətir Yeniləmə Döngüsü Vaxtı
• tWTR: Oxu gecikməsinə yazın. Oxu əmri vaxtına son yazma əməliyyatı.
• tWR: Bərpa vaxtını yazın. Öncədən yükləmə müddətinə son yazan əməliyyat
• Bütün sadalanan parametrlərin vaxtı istifadə olunan yaddaş növündən və yaddaş hissəsinin sürət dərəcəsindən asılıdır.
• Təriflər və vaxt spesifikasiyası haqqında daha ətraflı məlumatı DDR2 və DDR3 JEDEC standartlarında və ya hər hansı yaddaş cihazının məlumat vərəqində tapa bilərsiniz.

Səmərəlilik əsasən yaddaşa necə daxil olunduğundan asılıdır. Fərqli ünvan nümunələri fərqli səmərəlilik nəticələri verir.

Yaddaş vaxtı əlavə xərcləri

1. Yeni banklara/sətirlərə keçərkən və ya eyni bankda cərgələri dəyişdirərkən aktivləşdirmə vaxtı və Precharge vaxtı.- Beləliklə, siz tRCD və tRP-ni silə bilən sıra dəyişikliyini azaldırsınız.
2. Davamlı yazma və ya oxu əmrlərini göndərin - tCCD vaxtının saxlanması.
3. Oxumaq üçün yazmaq və oxumaqdan yazmaq əmrinin dəyişməsini minimuma endir - Oxu girişlərinə dəyişmək üçün bərpa vaxtını və oxumaqdan yazmağa dəyişmək üçün avtobusun işləmə vaxtını yazın.
4. Düzgün yeniləmə intervalını təyin edin.
   • a. DDR3 SDRAM orta dövri tREFI intervalında Yeniləmə dövrlərini tələb edir.
   • b. Maksimum 8 əlavə Yeniləmə əmri əvvəlcədən verilə bilər (“çəkilir”). Bu, yeniləmələrin sayını azaltmır, lakin iki ətrafdakı Yeniləmə əmrləri arasındakı maksimum interval 9 × tREFI ilə məhdudlaşır.
5. Bütün banklardan istifadə edin – Uyğun ünvanlama mexanizmi üstünlük təşkil edir.
   • a. Sıra-Bank-Sütun: Ardıcıl ünvan məkanı üzərində baş verən əməliyyat üçün nüvə mövcud sıranın sonuna çatdıqda əməliyyatı davam etdirmək üçün avtomatik olaraq DRAM cihazının növbəti bankında eyni cərgəni açır. Ardıcıl ünvan yerlərinə böyük məlumat paketlərinin partlamasını tələb edən proqramlar üçün yaxşı uyğundur.
   • b. Bank-Sıra-Sütun: Sıra sərhədini keçərkən, cari sıra bağlanacaq və eyni bankda başqa bir sıra açılacaq. MSB müxtəlif banklardan keçid üçün istifadə edilə bilən bir bank ünvanıdır. Bir müddət yaddaşın bir blokuna daha qısa, daha təsadüfi əməliyyatlar, sonra isə başqa bloka (bank) keçid üçün uyğundur.
6. Partlayış Uzunluğu
   • a. BL 8, 3 seriyasında DDR7 üçün dəstəklənir. BC4 çox aşağı səmərəliliyə malikdir, bu da 50% -dən azdır. Bunun səbəbi BC4-ün icra müddətinin BL8 ilə eyni olmasıdır. Məlumat sadəcə komponentin içərisində maskalanır.
   • b. Tam burst yazmaq istəmədiyiniz hallarda ya məlumat maskası, ya da oxuduqdan sonra yazmaq nəzərdən keçirilə bilər.
7. Düzgün ZQ intervalını təyin edin (Yalnız DDR3)
   Nəzarətçi həm ZQ Qısa (ZQCS) həm də ZQ Long (ZQCL) Kalibrləmə əmrlərini göndərir.
   • a. DDR3 JEDEC Standartına riayət edin
   • b. ZQ Kalibrasiyası JEDEC Spec JESD5.5-79 DDR3 SDRAM Standartının 3-ci bölməsində müzakirə olunur.
   • c. ZQ Calibration VT-də dəyişiklikləri nəzərə almaq üçün müntəzəm fasilələrlə On-Die Sonlandırmanı (ODT) kalibrləyir
   • d. Məntiq bank_common.v/vhd-də var
   • e. Parametr Tzqcs yaddaşa ZQ Kalibrləmə əmrinin göndərilmə sürətini müəyyən edir
   • f. Sayğacı söndürmək və app_zq_req istifadə edərək əl ilə göndərmək mümkündür, bu, Yeniləməni əl ilə göndərməyə bənzəyir. Ətraflı məlumat üçün (Xilinx Cavab 47924) baxın.

Nəzarətçinin qaimə xərcləri

1. Dövri Oxumalar – Təfərrüatlar üçün (Xilinx Cavab 43344) baxın.
   • a. Oxuma müddətini dəyişməyin.
   • b. Yazı zamanı dövri oxunuşları keçin və əsl oxunmazdan əvvəl buraxılmış oxunuşların sayını verin
2. Yenidən sıralama – Təfərrüatlar üçün (Xilinx Cavab 34392) baxın. İstifadəçi və AXI İnterfeys dizaynları üçün bunun aktiv olmasına üstünlük verilir.
   • a. Yenidən sıralama bir neçə əmrə baxan və yaddaşdan kənar əmrlərin etibarlı bant genişliyini tutmaması üçün istifadəçi əmr sırasını dəyişdirən məntiqdir. Performans həmçinin faktiki trafik modelinə aiddir.
   • b. Ünvan nümunəsinə əsaslanaraq, yenidən sıralama əvvəlcədən doldurmanı atlamağa və əmrləri aktivləşdirməyə kömək edir və tRCD və tRP-nin məlumat ötürmə qabiliyyətini tutmasına imkan verir.
3. Bank Maşınlarının sayını artırmağa çalışın.
   • a. Nəzarətçinin məntiqinin çoxu bank maşınlarında yerləşir və onlar DRAM banklarına uyğundur
   • b. Verilmiş bank maşını istənilən vaxt bir DRAM bankını idarə edir.
   • c. Bank maşınının təyin edilməsi dinamikdir, ona görə də hər bir fiziki bank üçün bank maşınının olması vacib deyil.
   • d. Bank maşınları konfiqurasiya edilə bilər, lakin bu, sahə və performans arasında bir uzlaşmadır.
   • e. Bank maşınlarının icazə verilən sayı 2-8 arasında dəyişir.
   • f. Varsayılan olaraq, 4 Bank Maşınları RTL parametrləri vasitəsilə konfiqurasiya edilir.
   • g. Bank Maşınlarını dəyişdirmək üçün memc_ui_top-da olan nBANK_MACHS = 8 parametrini nəzərdən keçirin.

Examp8 Bank Maşınları üçün le – nBANK_MACHS = 8
İndi performansa təsir edən amillərdən xəbərdarsınız. Sizə paket başına 512 data bayt,t verən yuxarı axını tətbiqini nəzərdən keçirin və siz onları müxtəlif yaddaş yerlərində saxlamalısınız. 512 məlumat baytı 64 DDR3 məlumat partlayışına bərabər olduğundan, keçmişi yenidən işə salınampbir stimul ilə dizayn file 512 yazı, 512 oxunuş və hər 64 yazı və ya oxunuş üçün sıra keçidi ehtiva edir:

Simulyasiyanın sonunda avtobusdan istifadənin 77 faiz olduğunu görəcəksiniz.

Şəkil 11: 512 yazma və 512 oxunuş üçün Performans Statistikası – 64 yazma və ya oxuma üçün sıra keçidi.

İndi səmərəliliyi artırmaq üçün əvvəlki bölmədə öyrəndiyiniz bilikləri tətbiq edə bilərsiniz. Sıra dəyişmək əvəzinə bütün banklardan istifadə etmək üçün aşağıda göstərildiyi kimi bankı dəyişmək üçün ünvan modelini dəyişdirin. Bu, MIG GUI-də yaddaş ünvanının xəritələşdirilməsi parametrində ROW_BANK_Column təyin edilməsinə bərabərdir.

Simulyasiyanın sonunda görəcəksiniz ki, əvvəlki 77 Faiz Avtobus İstifadəsi indi 87-dir!

Əgər hələ də daha yüksək effektivliyə ehtiyacınız varsa, 1024 və ya 2048 baytlıq böyük paket ölçülərinə keçə və ya əl ilə yeniləməni nəzərdən keçirə bilərsiniz.
Qeyd: Xilinx, məlumatların etibarlılığına təsir edən JEDEC avtomatik Yeniləmə vaxtı ilə tanış olub-olmayacağınıza əmin olmadığımız üçün nəzarətçinin yenilənməsindən yan keçməyi təşviq etmir. Performansın yaxşılaşmasını görmək üçün nəzarətçidən NBANNBANk_MACH dəyişə bilərsiniz. Bununla belə, bu, dizayn vaxtınıza təsir edə bilər, nBANk_MACH haqqında ətraflı məlumat üçün (Xilinx Cavab 36505) müraciət edin.

core_name_mig_sim.v-ni açın file və nBANK_MACHS parametrlərini 4-dən 8-ə dəyişdirin və simulyasiyanı yenidən işə salın.
Parametr dəyərinin aparatda qüvvəyə minməsi üçün siz core_name_mig.v-ni yeniləməlisiniz file. 87% avtobus istifadəsini əldə etdiyimiz eyni nümunədən istifadə etdim (Şəkil 2). nBANK_MACHS 8-ə təyin edildikdə, səmərəlilik indi 90% təşkil edir.

Həmçinin, qeyd edin ki, ½ və ¼ nəzarətçilər gecikmələri səbəbindən səmərəliliyə mənfi təsir göstərir. məsələnample, biz yalnız hər 4 CK dövründən bir əmr göndərə bildiyimiz üçün, bəzən minimum DRAM zamanlama xüsusiyyətlərinə riayət edərkən əlavə doldurma olur ki, bu da nəzəridən səmərəliliyi azalda bilər. Səmərəlilik tələbinizə uyğun olanı tapmaq üçün müxtəlif nəzarətçiləri sınayın. İstinadlar

1. Zynq-7000 AP SoC və 7 Seriya FPGA MIS v2.3 [UG586]
2. Xilinx MIG Həll Mərkəzi http://www.xilinx.com/support/answers/34243.html

Təftiş Tarixçəsi
13/03/2015 – İlkin buraxılış..

Sənədlər / Resurslar

XILINX 63234 END FPGA Distribyutoru [pdf] İstifadəçi təlimatı 63234 END FPGA Distribyutoru, 63234, END FPGA Distribyutoru, FPGA Distribyutoru

İstinadlar

• İstifadəçi təlimatı