intel loqosuIntel® FPGA P-Tile Avalon ®
PCI Express üçün axın IP*
Dizayn Exampİstifadəçi Təlimatı
Intel® üçün yenilənib
Quartus® Prime Design Suite: 21.3
IP Versiyası: 6.0.0
İstifadəçi təlimatı

İçindəkilər gizlətmək
1 Dizayn Example Təsviri
2 Tez Başlanğıc Bələdçisi
3 PCI Express Dizaynı üçün P-tile Avalon Streaming IP
4 Intel P-Tile Avalon üçün Sənədin Təftiş Tarixçəsi
5 Sənədlər / Resurslar
5.1 İstinadlar
6 Əlaqədar Yazılar

Dizayn Example Təsviri

1.1. Proqramlaşdırılmış Giriş/Çıxış (PIO) Dizaynı üçün Funksional Təsvir Örample

PIO dizaynı keçmişample host prosessorundan hədəf cihaza yaddaş köçürmələrini həyata keçirir. Bu keçmişdəample, host prosessoru birdword MemRd və emWr tələb edir
TLP-lər.
PIO dizaynı keçmişample avtomatik olaraq yaradır files Intel Prime proqramında simulyasiya etmək və tərtib etmək üçün lazımdır. Dizayn keçmişample parametrlərin geniş spektrini əhatə edir. Bununla belə, bu, PCIe üçün P-Tile Hard IP-nin bütün mümkün parametrlərini əhatə etmir.
Bu dizayn example aşağıdakı komponentləri ehtiva edir:

  • Göstərdiyiniz parametrlərlə yaradılan P-Tile Avalon Streaming Hard IP Endpoint variantı (DUT). Bu komponent PIO tətbiqinə qəbul edilən TLP məlumatlarını idarə edir
  • PCI Express TLP-lər və sadə Avalon-MM arasında lazımi tərcüməni həyata keçirən PIO Tətbiqi (APPS) komponenti çip yaddaşına yazır və oxuyur.
  • On-chip yaddaş (MEM) komponenti. 1×16 dizaynı üçün məsələnample, çip yaddaşı 16 KB yaddaş blokundan ibarətdir. 2×8 dizaynı üçün məsələnample, çip yaddaşı iki 16 KB yaddaş blokundan ibarətdir.
  • Reset Release IP: Bu IP cihaz istifadəçi rejiminə tam daxil olana qədər idarəetmə dövrəsini sıfırlanmış vəziyyətdə saxlayır. FPGA cihazın istifadəçi rejimində olduğunu bildirmək üçün INIT_DONE çıxışını təsdiqləyir. Reset Release IP dizaynınız üçün istifadə edə biləcəyiniz nINIT_DONE çıxışını yaratmaq üçün daxili INIT_DONE siqnalının tərsinə çevrilmiş versiyasını yaradır. Bütün cihaz istifadəçi rejiminə daxil olana qədər nINIT_DONE siqnalı yüksəkdir. nINIT_DONE təsdiq etdikdən sonra (aşağı), bütün məntiq istifadəçi rejimindədir və normal işləyir. nINIT_DONE siqnalını aşağıdakı yollardan birində istifadə edə bilərsiniz:
    • Xarici və ya daxili sıfırlama qapısı üçün.
    • Sıfırlama girişini ötürücüyə və I/O PLL-lərə bağlamaq üçün.
    • Quraşdırılmış yaddaş blokları, dövlət maşını və sürüşmə registrləri kimi dizayn bloklarının yazılmasını təmin etmək üçün.
    • Dizaynınızdakı reset giriş portlarını sinxron şəkildə idarə etmək üçün.

Simulyasiya test masası PIO dizaynını təcəssüm etdirirample və hədəf Son nöqtə ilə interfeys üçün Kök Port BFM.
Intel Korporasiyası. Bütün hüquqlar qorunur. Intel, Intel loqosu və digər Intel markaları Intel Korporasiyasının və ya onun törəmə şirkətlərinin ticarət nişanlarıdır. Intel FPGA və yarımkeçirici məhsullarının Intel-in standart zəmanətinə uyğun olaraq cari spesifikasiyalara uyğun işləməsinə zəmanət verir, lakin istənilən vaxt xəbərdarlıq etmədən istənilən məhsul və xidmətlərə dəyişiklik etmək hüququnu özündə saxlayır. Intel tərəfindən yazılı şəkildə razılaşdırılmış hallar istisna olmaqla, burada təsvir edilən hər hansı məlumatın, məhsulun və ya xidmətin tətbiqi və ya istifadəsindən irəli gələn heç bir məsuliyyət və ya öhdəlik daşımır. Intel müştərilərinə hər hansı dərc edilmiş məlumata etibar etməzdən və məhsul və ya xidmətlər üçün sifariş verməzdən əvvəl cihazın texniki xüsusiyyətlərinin ən son versiyasını əldə etmələri tövsiyə olunur. *Başqa adlar və brendlər başqalarının mülkiyyəti kimi iddia oluna bilər.
ISO 9001:2015 Qeydiyyatdan keçib
Şəkil 1. Platforma Dizayneri PIO 1×16 Dizayn üçün Blok Diaqramı Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 5

Şəkil 2. Platforma Dizayneri PIO 2×8 Dizayn üçün Blok Diaqramı Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 6

Test proqramı çip yaddaşındakı eyni yerdən məlumatları yazır və geri oxuyur. Oxunan məlumatları gözlənilən nəticə ilə müqayisə edir. Test, heç bir səhv olmadıqda "Simulasiya müvəffəqiyyətlə tamamlandığı üçün dayandırıldı" hesabatını verir. P-Tile Avalon
Streaming dizayn example aşağıdakı konfiqurasiyaları dəstəkləyir:

  • Gen4 x16 Son nöqtə
  • Gen3 x16 Son nöqtə
  • Gen4 x8x8 Son nöqtə
  • Gen3 x8x8 Son nöqtə

Qeyd: PCIe x8x8 PIO dizaynı üçün simulyasiya test masası, məsələnample bir PCIe x8 bağlantısı üçün konfiqurasiya edilmişdir, baxmayaraq ki, faktiki dizayn iki PCIe x8 bağlantısını tətbiq edir.
Qeyd: Bu dizayn example yalnız PCI Express üçün P-tile Avalon Streaming IP-nin Parametr Redaktorunda standart parametrləri dəstəkləyir.
Şəkil 3. P-Tile Avalon Streaming PCI Express 1×16 PIO Design Ex üçün Platforma Dizayner Sistemi Məzmunlarıample
Platforma Dizayneri bu dizaynı Gen4 x16 variantlarına qədər yaradır.

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 7

Şəkil 4. P-Tile Avalon Streaming PCI Express 2×8 PIO Design Ex üçün Platforma Dizayner Sistemi Məzmunlarıample
Platforma Dizayneri bu dizaynı Gen4 x8x8 variantlarına qədər yaradır.

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 8

1.2. Tək Kök Giriş/Çıxış Virtualizasiyası (SR-IOV) Dizaynı üçün Funksional Təsvir Məsample
SR-IOV dizaynı keçmişample host prosessorundan hədəf cihaza yaddaş köçürmələrini həyata keçirir. Hər PF üçün iki PF və 32 VF-ni dəstəkləyir.
SR-IOV dizaynı keçmişample avtomatik olaraq yaradır files Intel Quartus Prime proqram təminatında simulyasiya etmək və tərtib etmək üçün lazımdır. Siz tərtib edilmiş dizaynı yükləyə bilərsiniz
Intel Stratix® 10 DX İnkişaf Dəsti və ya Intel Agilex™ İnkişaf Dəsti.
Bu dizayn example aşağıdakı komponentləri ehtiva edir:

  • Yaradılmış P-Tile Avalon Streaming (Avalon-ST) IP Endpoint variantı (DUT) sizin təyin etdiyiniz parametrlərlə. Bu komponent qəbul edilən TLP məlumatlarını SR-IOV tətbiqinə ötürür.
  • PCI Express TLP-lər və sadə Avalon-ST arasında lazımi tərcüməni həyata keçirən SR-IOV Tətbiqi (APPS) komponenti çip yaddaşına yazır və oxuyur. SR-IOV APPS komponenti üçün yaddaş oxunması TLP verilənlərlə tamamlama yaradacaq.
    • SR-IOV dizaynı üçün örnampiki PF və hər PF üçün 32 VF ilə 66 yaddaş yeri var ki, dizayn əvvəlkiampəldə edə bilərsiniz. İki PF iki yaddaş yerinə, 64 VF (2 x 32) isə 64 yaddaş yerinə daxil ola bilir.
  • A Reset IP buraxılış.
    Simulyasiya test masası SR-IOV dizaynını təcəssüm etdirirample və hədəf Son nöqtə ilə interfeys üçün Kök Port BFM.

Şəkil 5. Platforma Dizayneri üçün Blok Diaqram SR-IOV 1×16 Dizayn Məsample Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 1

Şəkil 6. Platforma Dizayneri üçün Blok Diaqram SR-IOV 2×8 Dizayn Məsample Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 2

Test proqramı hər PF üçün 2 PF və 32 VF arasında çip yaddaşında eyni yerdən məlumatları yazır və geri oxuyur. Oxunan məlumatları gözlənilən məlumatlarla müqayisə edir
nəticə. Test, heç bir səhv olmadıqda "Simulasiya müvəffəqiyyətlə tamamlandığı üçün dayandırıldı" hesabatını verir.
SR-IOV dizaynı keçmişample aşağıdakı konfiqurasiyaları dəstəkləyir:

  • Gen4 x16 Son nöqtə
  • Gen3 x16 Son nöqtə
  • Gen4 x8x8 Son nöqtə
  • Gen3 x8x8 Son nöqtə

Şəkil 7. PCI Express 1×16 Design Ex üçün SR-IOV ilə P-Tile Avalon-ST üçün Platforma Dizayner Sistemi Məzmunlarıample

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 3

Şəkil 8. PCI Express 2×8 Design Ex üçün SR-IOV ilə P-Tile Avalon-ST üçün Platforma Dizayner Sistemi Məzmunlarıample

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 4

Tez Başlanğıc Bələdçisi

Intel Quartus Prime proqramından istifadə edərək, siz proqramlaşdırılmış I/O (PIO) dizaynını yarada bilərsinizampPCI Express* IP nüvəsi üçün Intel FPGA P-Tile Avalon-ST Hard IP üçün. Yaradılmış dizayn example təyin etdiyiniz parametrləri əks etdirir. PIO keçmişample məlumatları host prosessorundan hədəf cihaza ötürür. Aşağı bant genişliyi tətbiqləri üçün uyğundur. Bu dizayn example avtomatik olaraq yaradır files Intel Quartus Prime proqram təminatında simulyasiya etmək və tərtib etmək üçün lazımdır. Siz tərtib edilmiş dizaynı FPGA İnkişaf Şurasına endirə bilərsiniz. Fərdi avadanlığa yükləmək üçün Intel Quartus Prime Parametrlərini yeniləyin File (.qsf) düzgün pin təyinatları ilə . Şəkil 9. Dizayn üçün İnkişaf Addımları Example

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 9

Intel Korporasiyası. Bütün hüquqlar qorunur. Intel, Intel loqosu və digər Intel markaları Intel Korporasiyasının və ya onun törəmə şirkətlərinin ticarət nişanlarıdır. Intel FPGA və yarımkeçirici məhsullarının Intel-in standart zəmanətinə uyğun olaraq cari spesifikasiyalara uyğun işləməsinə zəmanət verir, lakin istənilən vaxt xəbərdarlıq etmədən istənilən məhsul və xidmətlərə dəyişiklik etmək hüququnu özündə saxlayır. Intel tərəfindən yazılı şəkildə razılaşdırılmış hallar istisna olmaqla, burada təsvir edilən hər hansı məlumatın, məhsulun və ya xidmətin tətbiqi və ya istifadəsindən irəli gələn heç bir məsuliyyət və ya öhdəlik daşımır. Intel müştərilərinə hər hansı dərc edilmiş məlumata etibar etməzdən və məhsul və ya xidmətlər üçün sifariş verməzdən əvvəl cihazın texniki xüsusiyyətlərinin ən son versiyasını əldə etmələri tövsiyə olunur. *Başqa adlar və brendlər başqalarının mülkiyyəti kimi iddia oluna bilər.
ISO 9001:2015 Qeydiyyatdan keçib
2.1. Kataloq strukturu
Şəkil 10. Yaradılmış Dizayn üçün Kataloq Strukturu Example

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 10

2.2. Dizaynın Yaradılması Example
Şəkil 11. Prosedur

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 11

  1. Intel Quartus Prime Pro Edition proqram təminatında yeni layihə yaradın (File ➤ Yeni Layihə Sihirbazı).
  2. Kataloq, Adı və Üst Səviyyə Müəssisəsini göstərin.
  3. Layihə Tipi üçün standart dəyəri, Boş layihəni qəbul edin. Next düyməsini basın.
  4. Əlavə etmək üçün Files Next düyməsini basın.
  5. Ailə altında Ailə, Cihaz və Panel Parametrləri üçün Intel Agilex və ya Intel Stratix 10 seçin.
  6. Son addımda Intel Stratix 10-u seçmisinizsə, Cihaz açılan menyusunda Stratix 10 DX seçin.
  7. Dizaynınız üçün Hədəf Cihazı seçin.
  8. Bitir klikləyin.
  9. IP Kataloqda PCI Express üçün Intel P-Tile Avalon-ST Hard IP-ni tapın və əlavə edin.
  10. Yeni IP Variant dialoq qutusunda IP-niz üçün bir ad göstərin. Yarat klikləyin.
  11. Üst Səviyyə Parametrləri və PCIe* Parametrlər nişanlarında IP variasiyanız üçün parametrləri təyin edin. Əgər siz SR-IOV dizaynından istifadə edirsinizsə, məsələnample, SR-IOV-ni aktivləşdirmək üçün aşağıdakı addımları yerinə yetirin:
    a. PCIe* PCI Express / PCI imkanları tabının altındakı PCIe* Cihaz nişanında Çoxlu fiziki funksiyaları aktivləşdirin qutusunu yoxlayın.
    b. PCIe* Çoxfunksiyalı və SR-IOV Sistem Parametrləri nişanında SR-IOV dəstəyini aktiv et qutusunu qeyd edin və PF və VF-lərin sayını təyin edin. X8 konfiqurasiyaları üçün Çoxlu fiziki funksiyaları aktivləşdir və həm PCIe0, həm də PCIe1 nişanları üçün SR-IOV dəstəyini aktivləşdir xanalarını işarələyin.
    c. PCIe* MSI-X sekmesinde, PCIe* PCI Express / PCI İmkanları sekmesinde, MSI-X funksiyasını tələb olunduqda aktivləşdirin.
    d. PCIe* Əsas Ünvan Qeydiyyatı nişanında həm PF, həm də VF üçün BAR0-ı aktivləşdirin.
    e. Digər parametr parametrləri bu dizayn üçün dəstəklənmir, məsələnample.
  12. Ex-dəample Designs sekmesinde aşağıdakı seçimləri edin:
    a. Məsələn üçünample Dizayn Files, Simulyasiya və Sintez seçimlərini yandırın.
    Əgər bu simulyasiya və ya sintezə ehtiyacınız yoxdursa files, müvafiq seçim(lər)in söndürülməsi köhnəni əhəmiyyətli dərəcədə azaldırampdizayn yaratma vaxtı.
    b. Yaradılmış HDL Format üçün cari buraxılışda yalnız Verilog mövcuddur.
    c. Hədəf İnkişaf Dəsti üçün ya Intel Stratix 10 DX P-Tile ES1 FPGA İnkişaf Dəsti, Intel Stratix 10 DX P-Tile İstehsal FPGA İnkişaf Dəsti və ya Intel Agilex F-Series P-Tile ES0 FPGA İnkişaf Dəstini seçin.
    13. Məs. Yarat seçinample Design bir dizayn yaratmaq üçün exampSiz simulyasiya edə və hardware yükləyə bilərsiniz. P-Tile inkişaf lövhələrindən birini seçsəniz, qurğular fərqlidirsə, həmin lövhədəki cihaz əvvəllər Intel Quartus Prime layihəsində seçilmiş cihazın üzərinə yazır. Sorğu sizdən keçmişiniz üçün kataloqu göstərməyinizi xahiş etdikdəampdizaynla, siz standart kataloqu qəbul edə bilərsiniz, ./intel_pcie_ptile_ast_0_example_design seçin və ya başqa kataloq seçin.
    Şəkil 12. Example Designs Tab
    intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 12
  13. Bitir klikləyin. Siz .ip-ni saxlaya bilərsiniz file istənildikdə, lakin keçmişdən istifadə etmək tələb olunmurample dizayn.
  14. Keçmişi açınampdizayn layihəsi.
  15. Keçmişi tərtib edinamp.sof yaratmaq üçün dizayn layihəsi file tam keçmiş üçünample dizayn. Bu file hardware yoxlamasını həyata keçirmək üçün lövhəyə endirdiyiniz şeydir.
  16. Keçmişinizi bağlayınampdizayn layihəsi.
    Nəzərə alın ki, siz Intel Quartus Prime layihəsində PCIe pin ayırmalarını dəyişə bilməzsiniz. Bununla birlikdə, PCB marşrutunu asanlaşdırmaq üçün əvvəlcədən istifadə edə bilərsiniztagbu IP tərəfindən dəstəklənən zolağın dəyişdirilməsi və polaritenin inversiya xüsusiyyətlərinin e.

2.3. Dizaynın Simulyasiyası Example
Simulyasiya quraşdırması aşağıda göstərildiyi kimi PCIe (DUT) üçün P-kafel Avalon Streaming IP-ni həyata keçirmək üçün Kök Port avtobusunun funksional modelindən (BFM) istifadəni nəzərdə tutur.
rəqəm.
Şəkil 13. PIO Design Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 13

Testbench və onun içindəki modullar haqqında ətraflı məlumat üçün 15-ci səhifədəki Testbench-ə baxın.
Aşağıdakı axın diaqramı məsələn, dizaynı simulyasiya etmək üçün addımları göstərirample:
Şəkil 14. Prosedur

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 14

  1.  Testbench simulyasiya qovluğuna dəyişin, / pcie_ed_tb/pcie_ed_tb/sim/ /simulyator.
  2. Seçdiyiniz simulyator üçün simulyasiya skriptini işə salın. Aşağıdakı cədvələ istinad edin.
  3. Nəticələri təhlil edin.

Qeyd: P-Tile paralel PIPE simulyasiyalarını dəstəkləmir.
Cədvəl 1. Simulyasiyanı işə salmaq üçün addımlar

Simulyator İş kataloqu Təlimatlar
ModelSim* SE, Siemens* EDA QuestaSim*- Intel FPGA Edition <example_design>/pcie_ed_tb/ pcie_ed_tb/sim/mentor/ 1. Vsim-i çağırın (vsim yazaraq, aşağıdakı əmrləri yerinə yetirə biləcəyiniz konsol pəncərəsini açır).
2. msim_setup.tcl edin
Qeyd: Alternativ olaraq, 1 və 2-ci addımları yerinə yetirmək əvəzinə, aşağıdakıları yaza bilərsiniz: vsim -c -do msim_setup.tcl.
3. ld_debug
4. qaçmaq - hamısı
5. Uğurlu simulyasiya aşağıdakı mesajla başa çatır: “Uğurlu tamamlanma səbəbindən simulyasiya dayandırıldı!”
VCS* <example_design>/pcie_ed_tb/ pcie_ed_tb/sim/synopsys/vcs 1. sh vcs_setup.sh yazın USER_DEFINED_COMPILE_OPTIONS=”” USER_DEFINED_ELAB_OPTIONS=”-xlrm\ uniq_prior_final” USER_DEFINED_SIM_OPTIONS=””
davam etdi...
Simulyator İş kataloqu Təlimatlar
    Qeyd: Yuxarıdakı əmr tək sətirli əmrdir.
2. Uğurlu simulyasiya aşağıdakı mesajla başa çatır: “Uğurlu tamamlanma səbəbindən simulyasiya dayandırıldı!”
Qeyd: İnteraktiv rejimdə simulyasiyanı işə salmaq üçün aşağıdakı addımlardan istifadə edin: (əgər siz artıq qeyri-interaktiv rejimdə simv icra edilə bilən fayl yaratmısınızsa, simv və simv.diadir-i silin)
1. vcs_setup.sh faylını açın file və VCS əmrinə sazlama seçimi əlavə edin: vcs -debug_access+r
2. Dizaynı tərtib edin, məsələnample: sh vcs_setup.sh USER_DEFINED_ELAB_OPTIONS=”- xlrm\ uniq_prior_final” SKIP_SIM=1
3. Simulyasiyanı interaktiv rejimdə başlayın:
simv -gui &

Bu testbench Gen4 x16 variantına qədər simulyasiya edir.
Simulyasiya, heç bir səhv baş vermədiyi təqdirdə, "Simulyasiya müvəffəqiyyətlə tamamlandığına görə dayandırıldı" hesabatını verir.
2.3.1. Test bench
Testbench konfiqurasiya və yaddaş əməliyyatlarına başlamaq üçün altpcietb_bfm_rp_gen4_x16.sv test sürücüsü modulundan istifadə edir. Başlanğıcda test sürücüsü modulu Kök Port və Son Nöqtə Konfiqurasiya Məkanı registrlərindən məlumatları göstərir ki, siz Parametr Redaktorundan istifadə edərək qeyd etdiyiniz parametrlərlə əlaqələndirə biləsiniz.
keçmişample dizayn və testbench PCIe üçün P-Tile IP üçün seçdiyiniz konfiqurasiya əsasında dinamik şəkildə yaradılır. Testbench Intel Quartus Prime-da Parametr Redaktorunda göstərdiyiniz parametrlərdən istifadə edir. Bu testbench seriyalı PCI Express interfeysindən istifadə edərək ×16 PCI Express bağlantısını simulyasiya edir. Testbench dizaynı eyni anda birdən çox PCI Express bağlantısını simulyasiya etməyə imkan verir. Aşağıdakı rəqəm yüksək səviyyəni göstərir view məsələn, PIO dizaynıample.
Şəkil 15. PIO Design Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 15

Testbench-in yuxarı səviyyəsi aşağıdakı əsas modulları yaradır:

  • altpcietb_bfm_rp_gen4x16.sv —Bu, Kök Port PCIe BFM-dir.
    //Kataloq yolu
    /intel_pcie_ptile_ast_0_example_design/pcie_ed_tb/ip/
    pcie_ed_tb/dut_pcie_tb_ip/intel_pcie_ptile_tbed_ /sim
  • pcie_ed_dut.ip: Bu, təyin etdiyiniz parametrlərlə son nöqtə dizaynıdır.
    //Kataloq yolu
    /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
  • pcie_ed_pio0.ip: Bu modul PIO dizaynı üçün əməliyyatların hədəfi və təşəbbüskarıdır.ample.
    //Kataloq yolu
    /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
  • pcie_ed_sriov0.ip: Bu modul SR-IOV dizaynı üçün əməliyyatların hədəfi və təşəbbüskarıdır.ample.
    //Kataloq yolu
    /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed

Şəkil 16. SR-IOV Design Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 16

Bundan əlavə, test masasında aşağıdakı vəzifələri yerinə yetirən iş rejimi var:

  • Lazımi tezlikdə Endpoint üçün istinad saatını yaradır.
  • Başlanğıcda PCI Express sıfırlamasını təmin edir.

Kök Port BFM haqqında ətraflı məlumat üçün PCI Express İstifadəçi Təlimatı üçün Intel FPGA P-Tile Avalon axın IP-nin TestBench bölməsinə baxın.
Əlaqədar Məlumat
PCI Express İstifadəçi Təlimatı üçün Intel FPGA P-Tile Avalon axın IP
2.3.1.1. Test sürücü modulu
Test sürücüsü modulu, intel_pcie_ptile_tbed_hwtcl.v, yüksək səviyyəli BFM,altpcietb_bfm_top_rp.v-ni yaradır.
Yüksək səviyyəli BFM aşağıdakı vəzifələri yerinə yetirir:

  1. Sürücü və monitoru işə salır.
  2. Kök Port BFM-ni işə salır.
  3. Serial interfeysini işə salır.

Altpcietb_g3bfm_configure.v konfiqurasiya modulu aşağıdakı vəzifələri yerinə yetirir:

  1. BAR-ları konfiqurasiya edir və təyin edir.
  2. Kök Port və Son nöqtəni konfiqurasiya edir.
  3. Hərtərəfli Konfiqurasiya Məkanı, BAR, MSI, MSI-X və AER parametrlərini göstərir.

2.3.1.2. PIO Design Example Testbench

Aşağıdakı rəqəm PIO dizaynını göstərirample simulyasiya dizayn iyerarxiyası. PIO dizaynı üçün testlər, example apps_type_hwtcl parametri ilə müəyyən edilir
3. Bu parametr dəyəri altında həyata keçirilən testlər ebfm_cfg_rp_ep_rootport, find_mem_bar və downstream_loop-da müəyyən edilir.
Şəkil 17. PIO Design ExampSimulyasiya dizayn iyerarxiyası

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 17

Testbench link təlimi ilə başlayır və sonra siyahıyaalma üçün IP-nin konfiqurasiya sahəsinə daxil olur. downstream_loop adlı tapşırıq (Kök Portunda müəyyən edilmişdir
PCIe BFM altpcietb_bfm_rp_gen4_x16.sv) sonra PCIe keçid testini həyata keçirir. Bu test aşağıdakı addımlardan ibarətdir:

  1. Son nöqtənin arxasındakı çip yaddaşına bir dword məlumat yazmaq üçün yaddaş yazma əmri verin.
  2. Çip yaddaşından məlumatları geri oxumaq üçün yaddaş oxuma əmri verin.
  3. Oxunan məlumatları yazı məlumatları ilə müqayisə edin. Əgər onlar uyğun gəlirsə, test bunu Pass kimi hesab edir.
  4. 1 iterasiya üçün 2, 3 və 10-cü addımları təkrarlayın.

İlk yaddaş yazısı 219 us ətrafında baş verir. Bunun ardınca PCIe üçün P-tile Hard IP-nin Avalon-ST RX interfeysində oxunan yaddaş oxunur. Tamamlama TLP, Avalon-ST TX interfeysində yaddaşın oxunması sorğusundan qısa müddət sonra görünür.
2.3.1.3. SR-IOV Design Example Testbench
Aşağıdakı rəqəm SR-IOV dizaynını göstərirample simulyasiya dizayn iyerarxiyası. SR-IOV dizaynı üçün sınaqlar, keçmişample sriov_test adlı tapşırıq tərəfindən yerinə yetirilir,
altpcietb_bfm_cfbp.sv-də müəyyən edilir.
Şəkil 18. SR-IOV Design ExampSimulyasiya dizayn iyerarxiyası

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 18

SR-IOV test masası hər PF üçün iki Fiziki Funksiyanı (PF) və 32 Virtual Funksiyanı (VF) dəstəkləyir.
Testbench link təlimi ilə başlayır və sonra siyahıyaalma üçün IP-nin konfiqurasiya sahəsinə daxil olur. Bundan sonra o, aşağıdakı addımları yerinə yetirir:

  1. Müqayisə üçün eyni məlumatları oxumaq üçün yaddaşın oxunması sorğusu ilə PF-yə yaddaş yazma sorğusu göndərin. Oxunma məlumatları yazma məlumatlarına uyğun gəlirsə, odur
    bir keçid. Bu test my_test adlı tapşırıq tərəfindən həyata keçirilir (altpcietb_bfm_cfbp.v-də müəyyən edilmişdir). Bu test hər PF üçün iki dəfə təkrarlanır.
  2. Müqayisə üçün eyni məlumatları oxumaq üçün yaddaşın oxunması sorğusu ilə VF-yə yaddaş yazma sorğusu göndərin. Oxunma məlumatları yazma məlumatlarına uyğun gəlirsə, odur
    bir keçid. Bu test cfbp_target_test adlı tapşırıq tərəfindən həyata keçirilir (altpcietb_bfm_cfbp.v-də müəyyən edilmişdir). Bu test hər bir VF üçün təkrarlanır.

İlk yaddaş yazısı 263 us ətrafında baş verir. Bunun ardınca PCIe üçün P-kafel Hard IP-nin PF0-nin Avalon-ST RX interfeysində oxunan yaddaş oxunur. Tamamlama TLP, Avalon-ST TX interfeysində yaddaşın oxunması sorğusundan qısa müddət sonra görünür.
2.4. Dizaynın tərtib edilməsi Example

  1. -a keçin /intel_pcie_ptile_ast_0_example_design/ və pcie_ed.qpf faylını açın.
  2. Aşağıdakı iki inkişaf dəstindən birini seçsəniz, VID ilə əlaqəli parametrlər .qsf-ə daxil edilir. file yaradılan dizaynın məsample və siz onları əl ilə əlavə etməyiniz tələb olunmur. Qeyd edək ki, bu parametrlər lövhəyə xasdır.
    • Intel Stratix 10 DX P-Tile ES1 FPGA inkişaf dəsti
    • Intel Stratix 10 DX P-Tile Production FPGA inkişaf dəsti
    • Intel Agilex F-Series P-Tile ES0 FPGA inkişaf dəsti
  3. Emal menyusunda Kompilyasiyaya Başla seçin.

2.5. Linux Kernel Sürücüsünün quraşdırılması

Dizaynı sınaqdan keçirməzdən əvvəlampAvadanlıqda Linux nüvəsini quraşdırmalısınız
sürücü. Aşağıdakı testləri yerinə yetirmək üçün bu sürücüdən istifadə edə bilərsiniz:
• 100 yazma və oxuma yerinə yetirən PCIe keçid testi
• Yaddaş sahəsi DWORD
oxuyur və yazır
• Konfiqurasiya Məkanı DWORD oxuyur və yazır
(1)
Bundan əlavə, aşağıdakı parametrlərin dəyərini dəyişdirmək üçün sürücüdən istifadə edə bilərsiniz:
• BAR istifadə olunur
• Seçilmiş cihaz (şin, cihaz və funksiya (BDF) nömrələrini göstərməklə).
cihaz)
Kernel sürücüsünü quraşdırmaq üçün aşağıdakı addımları tamamlayın:

  1. Ex altında ./software/kernel/linux-a keçinampdizayn nəsil kataloqu.
  2. Quraşdırma, yükləmə və boşaltma icazələrini dəyişdirin files:
    $ chmod 777 yükü boşaltın
  3. Sürücüyü quraşdırın:
    $ sudo ./quraşdırın
  4. Sürücünün quraşdırılmasını yoxlayın:
    $ lsmod | grep intel_fpga_pcie_drv
    Gözlənilən nəticə:
    intel_fpga_pcie_drv 17792 0
  5. Linux-un keçmiş PCIe dizaynını tanıdığını yoxlayınample:
    $ lspci -d 1172:000 -v | grep intel_fpga_pcie_drv
    Qeyd: Əgər Satıcı ID-ni dəyişmisinizsə, Intel-in yeni Satıcı ID-sini əvəz edin
    Bu əmrdə Satıcı ID.
    Gözlənilən nəticə:
    İstifadədə olan nüvə sürücüsü: intel_fpga_pcie_drv

2.6. Dizaynın icrası Example
P-Tile Avalon-ST PCIe dizaynında yerinə yetirə biləcəyiniz sınaq əməliyyatları buradadıramples:

  1. Bu istifadəçi təlimatı boyunca word, DWORD və QWORD terminləri PCI Express Base Spesifikasiyasında olan mənaları ifadə edir. Söz 16 bit, DWORD 32 bit və QWORD 64 bitdir.

Cədvəl 2. P-Tile Avalon-ST PCIe Design Ex. tərəfindən dəstəklənən sınaq əməliyyatlarıamples

 Əməliyyatlar  Tələb olunan BAR P-Tile Avalon-ST PCIe Design Ex tərəfindən dəstəklənirample
0: Link testi – 100 yazı və oxu 0 Bəli
1: Yaddaş sahəsini yazın 0 Bəli
2: Yaddaş yerini oxuyun 0 Bəli
3: Konfiqurasiya sahəsini yazın Yoxdur Bəli
4: Konfiqurasiya sahəsini oxuyun Yoxdur Bəli
5: BAR-ı dəyişdirin Yoxdur Bəli
6: Cihazı dəyişdirin Yoxdur Bəli
7: SR-IOV-ni aktivləşdirin Yoxdur Bəli (*)
8: Cari cihaza aid hər bir aktiv virtual funksiya üçün keçid testi edin  Yoxdur  Bəli (*)
9: DMA-nı yerinə yetirin Yoxdur yox
10: Proqramdan çıxın Yoxdur Bəli

Qeyd: (*) Bu sınaq əməliyyatları yalnız SR-IOV dizaynı keçmişample seçilir.
2.6.1. PIO Design Example

  1. ./software/user/ex ünvanına keçinample dizayn altında example kataloqu.
  2. Dizaynı tərtib edinampərizə:
    $ etmək
  3. Testi həyata keçirin:
    $ sudo ./intel_fpga_pcie_link_test
    Siz Intel FPGA IP PCIe keçid testini əl və ya avtomatik rejimdə işlədə bilərsiniz. Seçin:
    • Avtomatik rejimdə proqram avtomatik olaraq cihazı seçir. Test, Satıcı ID-sinə uyğun olaraq ən aşağı BDF ilə Intel PCIe cihazını seçir.
    Test həmçinin mövcud olan ən aşağı BAR-ı seçir.
    • Əl rejimində test sizdən avtobus, cihaz və funksiya nömrəsi və BAR üçün sorğular aparır.
    Intel Stratix 10 DX və ya Intel Agilex Development Kit üçün siz müəyyən edə bilərsiniz
    Aşağıdakı əmri yazaraq BDF:
    $ lspci -d 1172:
    4. Burada sampavtomatik və əl rejimləri üçün transkriptlər:
    Avtomatik rejim:

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 19intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 20

Əl rejimi:

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 21

Əlaqədar Məlumat
PCIe Link Müfəttişi bitdiview
Fiziki, Məlumat Bağlantısı və Transaction Layers-də əlaqəni izləmək üçün PCIe Link Müfəttişindən istifadə edin.
2.6.2. SR-IOV Design Ex-in işlədilməsiample

SR-IOV dizaynını sınaqdan keçirmək üçün addımlar buradadıramphardware haqqında:

  1. Sudo-nu işə salmaqla Intel FPGA IP PCIe keçid testini işə salın./
    intel_fpga_pcie_link_test əmri və sonra 1-ci seçimi seçin:
    Cihazı əl ilə seçin.
  2. Virtual funksiyaların ayrıldığı fiziki funksiyanın BDF-ni daxil edin.
  3. Test menyusuna keçmək üçün BAR “0” daxil edin.
  4. Cari cihaz üçün SR-IOV-ni aktivləşdirmək üçün 7-ci variantı daxil edin.
  5. Cari cihaz üçün aktiv ediləcək virtual funksiyaların sayını daxil edin.
    intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 22
  6. Fiziki funksiya üçün ayrılmış hər bir aktiv virtual funksiya üçün keçid testini yerinə yetirmək üçün 8-ci variantı daxil edin. Link test tətbiqi hər biri bir dword data ilə 100 yaddaş yazısı edəcək və sonra məlumatları yoxlamaq üçün oxuyacaq. Tətbiq testin sonunda keçid testindən keçə bilməyən virtual funksiyaların sayını çap edəcək.
    intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 237. Yeni terminalda lspci –d 1172: | proqramını işə salın grep -c “Altera” əmri PF və VF-lərin sadalanmasını yoxlamaq üçün. Gözlənilən nəticə fiziki funksiyaların və virtual funksiyaların sayının cəmidir.

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 24

PCI Express Dizaynı üçün P-tile Avalon Streaming IP

Exampİstifadəçi Təlimatı Arxivləri

Intel Quartus Prime Versiya İstifadəçi təlimatı
21.2 PCI Express Design Ex üçün P-kafel Avalon Streaming IPampİstifadəçi Təlimatı
20.3 PCI Express Design Ex üçün P-kafel Avalon Streaming IPampİstifadəçi Təlimatı
20.2 PCI Express Design Ex üçün P-kafel Avalon Streaming IPampİstifadəçi Təlimatı
20.1 PCI Express Design Ex üçün P-kafel Avalon Streaming IPampİstifadəçi Təlimatı
19.4 PCI Express Design Ex üçün P-kafel Avalon Streaming IPampİstifadəçi Təlimatı
19.1.1 PCI Express Design Ex üçün P-kafel Avalon Streaming IPampİstifadəçi Təlimatı

Intel Korporasiyası. Bütün hüquqlar qorunur. Intel, Intel loqosu və digər Intel markaları Intel Korporasiyasının və ya onun törəmə şirkətlərinin ticarət nişanlarıdır. Intel FPGA və yarımkeçirici məhsullarının Intel-in standart zəmanətinə uyğun olaraq cari spesifikasiyalara uyğun işləməsinə zəmanət verir, lakin istənilən vaxt xəbərdarlıq etmədən istənilən məhsul və xidmətlərə dəyişiklik etmək hüququnu özündə saxlayır. Intel tərəfindən yazılı şəkildə razılaşdırılmış hallar istisna olmaqla, burada təsvir edilən hər hansı məlumatın, məhsulun və ya xidmətin tətbiqi və ya istifadəsindən irəli gələn heç bir məsuliyyət və ya öhdəlik daşımır. Intel müştərilərinə hər hansı dərc edilmiş məlumata etibar etməzdən və məhsul və ya xidmətlər üçün sifariş verməzdən əvvəl cihazın texniki xüsusiyyətlərinin ən son versiyasını əldə etmələri tövsiyə olunur. *Başqa adlar və brendlər başqalarının mülkiyyəti kimi iddia oluna bilər.
ISO
9001:2015
Qeydiyyatdan keçib

Intel P-Tile Avalon üçün Sənədin Təftiş Tarixçəsi

PCIe Design Ex üçün Sərt IP axınıampİstifadəçi Təlimatı

Sənəd versiyası Intel Quartus Prime Versiya IP versiyası Dəyişikliklər
2021.10.04 21.3 6.0.0 SR-IOV dizaynı üçün dəstəklənən konfiqurasiyalar dəyişdirildiample Gen3 x16 EP və Gen4 x16 EP-dən Gen3 x8 EP və Gen4 x8 EP-ə qədər Tək Kök Giriş/Çıxış Virtualizasiyası (SR-IOV) Dizayn Ex üçün Funksional Təsvirdəample bölmə.
Intel Stratix 10 DX P-kafel istehsalı üçün FPGA İnkişaf Dəstinə dəstək Design Ex-in Yaradılmasına əlavə edildiample bölmə.
2021.07.01 21.2 5.0.0 PIO və SR-IOV dizaynı üçün simulyasiya dalğa formaları silindiampDizaynın Simulyasiyası bölməsindən nümunələr Example.
BDF-i bölmədə göstərmək əmri yeniləndi
PIO Design Example.
2020.10.05 20.3 3.1.0 Avalon Streaming dizaynından bəri Registrlər bölməsi silindiamples heç bir nəzarət reyestri yoxdur.
2020.07.10 20.2 3.0.0 Simulyasiya dalğa formaları, sınaq nümunələri təsvirləri və dizayn üçün sınaq nəticələrinin təsvirləri əlavə edilibamples.
ModelSim simulyatoru üçün Simulating the Design Ex-ə əlavə edilmiş simulyasiya təlimatlarıample bölmə.
2020.05.07 20.1 2.0.0 Sənədin başlığı PCI Express Design Ex üçün Intel FPGA P-Tile Avalon axın IP-yə yeniləndiampYeni qanuni adlandırma qaydalarına cavab vermək üçün İstifadəçi Təlimatı.
VCS interaktiv rejimi simulyasiya əmri yeniləndi.
2019.12.16 19.4 1.1.0 SR-IOV dizaynı əlavə edildiamptəsviri.
2019.11.13 19.3 1.0.0 Dəstəklənən konfiqurasiyalar siyahısına Gen4 x8 Endpoint və Gen3 x8 Endpoint əlavə edildi.
2019.05.03 19.1.1 1.0.0 İlkin buraxılış.

Intel Korporasiyası. Bütün hüquqlar qorunur. Intel, Intel loqosu və digər Intel markaları Intel Korporasiyasının və ya onun törəmə şirkətlərinin ticarət nişanlarıdır. Intel FPGA və yarımkeçirici məhsullarının Intel-in standart zəmanətinə uyğun olaraq cari spesifikasiyalara uyğun işləməsinə zəmanət verir, lakin istənilən vaxt xəbərdarlıq etmədən istənilən məhsul və xidmətlərə dəyişiklik etmək hüququnu özündə saxlayır. Intel tərəfindən yazılı şəkildə razılaşdırılmış hallar istisna olmaqla, burada təsvir edilən hər hansı məlumatın, məhsulun və ya xidmətin tətbiqi və ya istifadəsindən irəli gələn heç bir məsuliyyət və ya öhdəlik daşımır. Intel müştərilərinə hər hansı dərc edilmiş məlumata etibar etməzdən və məhsul və ya xidmətlər üçün sifariş verməzdən əvvəl cihazın texniki xüsusiyyətlərinin ən son versiyasını əldə etmələri tövsiyə olunur. *Başqa adlar və brendlər başqalarının mülkiyyəti kimi iddia oluna bilər.
ISO
9001:2015
Qeydiyyatdan keçib

intel loqosuSİMBOL Online versiya
intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - ikona Əlaqə göndərin
ID: 683038
UG-20234
Versiya: 2021.10.04

Sənədlər / Resurslar

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example [pdf] İstifadəçi təlimatı
FPGA P-Tile, Avalon Streaming IP for PCI Express Design Example, PCI Express Design Ex. üçün FPGA P-Tile Avalon Streaming IPample, FPGA P-Tile Avalon Streaming IP

İstinadlar

Əlaqədar Yazılar

Şərh buraxın

E-poçt ünvanınız dərc olunmayacaq. Tələb olunan sahələr qeyd olunub *